Logica combinacional
Medium-Scale Integration (MSI)

OdC 2026

Escala de Integración Media (MSI)

A medida que la tecnología de integración se fue desarrollando, cada vez fue posible incluir más transistores en la misma área de silicio.

Esto hizo que puedan fabricarse circuitos más complejos que integran circuitos de utilidad específica, como:

- Multiplexores
- Decodificadores / Codificadores
- Sumadores binarios
- etc.

Ejercicio 8: Decodificadores

Un DECODIFICADOR es un circuito combinacional que convierte información binaria de 'N' entradas codificadas (**A**), a '2^N' salidas <u>únicas</u> (**X**). Esto quiere decir que sólo una salida **X** está activa y representa el valor de las señales de entrada **A**.
Considere un Decodificador activo por bajo (salida activa = '0') con N=2 y 2^N=4 (deco 2 x 4).

a - Expresar las tablas de verdad de las cuatro salidas X_0, X_1, X_2 y X_3.
b - Encontrar las expresiones de X_0, X_1, X_2 y X_3 como suma de minitérminos y como producto de maxitérminos.
c - Encontrar expresiones minimizadas de X_0, X_1, X_2 y X_3 utilizando el método de Karnaugh o un método algebraico.
d - Implementar las expresiones anteriores a través del uso de compuertas lógicas.
e - Repetir el punto (d) agregando una entrada de HABILITACIÓN (**E**) activa por bajo, de tal forma que cuando **E**='1' ninguna señal de salida permanezca habilitada.

Ejercicio 8: Decodificadores

Un DECODIFICADOR es un circuito combinacional que convierte información binaria de ‘N’ entradas codificadas (**A**), a ‘2^N’ salidas <u>únicas</u> (**X**). Esto quiere decir que sólo una salida **X** está activa y representa el valor de las señales de entrada **A**.

Considere un Decodificador activo por bajo (salida activa = ‘0’) con N=2 y 2^N=4 (deco 2 x 4).

a - Expresar las tablas de verdad de las cuatro salidas X_0, X_1, X_2 y X_3.

A_1	A_0	X_3	X_2	X_1	X_0

Ejercicio 8: Decodificadores

Un DECODIFICADOR es un circuito combinacional que convierte información binaria de 'N' entradas codificadas (**A**), a '2^N' salidas <u>únicas</u> (**X**). Esto quiere decir que sólo una salida **X** está activa y representa el valor de las señales de entrada **A**.

Considere un Decodificador activo por bajo (salida activa = '0') con N=2 y 2^N=4 (deco 2 x 4).

b - Encontrar las expresiones de X_0, X_1, X_2 y X_3 como suma de minitérminos y como producto de maxitérminos.

A_1	A_0	X_3	X_2	X_1	X_0
0	0	1	1	1	0
0	1	1	1	0	1
1	0	1	0	1	1
1	1	0	1	1	1

Suma de miniterminos

$X_0 = (A_1'.A_0)+(A_1.A_0')+(A_1.A_0)$

$X_1 = (A_1'.A_0')+(A_1.A_0')+(A_1.A_0)$

$X_2 = (A_1'.A_0')+(A_1'.A_0)+(A_1.A_0)$

$X_3 = (A_1'.A_0')+(A_1'.A_0)+(A_1.A_0')$

Producto de maxiterminos

$X_0 = (A_1+A_0)$

$X_1 = (A_1+A_0')$

$X_2 = (A_1'+A_0)$

$X_3 = (A_1'+A_0')$


Ejercicio 8: Decodificadores


Un DECODIFICADOR es un circuito combinacional que convierte información binaria de 'N' entradas codificadas (**A**), a '2^N' salidas <u>únicas</u> (**X**). Esto quiere decir que sólo una salida **X** está activa y representa el valor de las señales de entrada **A**.


Considere un Decodificador activo por bajo (salida activa = '0') con N=2 y 2^N=4 (deco 2 x 4).


c - Encontrar expresiones minimizadas de X_0, X_1, X_2 y X_3 utilizando el método de Karnaugh o un método algebraico.

A_1	A_0	X_3	X_2	X_1	X_0
0	0	1	1	1	0
0	1	1	1	0	1
1	0	1	0	1	1
1	1	0	1	1	1









$X_0 = (A_1 + A_0)$

$X_1 = (A_1 + A_0')$

$X_2 = (A_1' + A_0)$

$X_3 = (A_1' + A_0')$

Ejercicio 8: Decodificadores

Un DECODIFICADOR es un circuito combinacional que convierte información binaria de ‘N’ entradas codificadas (**A**), a ‘2^N’ salidas <u>únicas</u> (**X**). Esto quiere decir que sólo una salida **X** está activa y representa el valor de las señales de entrada **A**.

Considere un Decodificador activo por bajo (salida activa = ‘0’) con N=2 y 2^N=4 (deco 2 x 4).


d - Implementar las expresiones anteriores a través del uso de compuertas lógicas.

$X_0 = (A_1 + A_0)$

$X_1 = (A_1 + A_0')$

$X_2 = (A_1' + A_0)$


$X_3 = (A_1' + A_0')$



Ejercicio 9: Decodificadores (3x8 y 4x16)


Implementar un decodificador de 3 x 8 y otro de 4 x 16 a partir de decodificadores 2 x 4 activos por bajo, con entrada de habilitación (**E**) activa por bajo y compuertas lógicas.

A_2	A_1	A_0	X_7	X_6	X_5	X_4	X_3	X_2	X_1	X_0
0	0	0	1	1	1	1	1	1	1	**0**
0	0	1	1	1	1	1	1	1	**0**	1
0	1	0	1	1	1	1	1	**0**	1	1
0	1	1	1	1	1	1	**0**	1	1	1
1	0	0	1	1	1	**0**	1	1	1	1
1	0	1	1	1	**0**	1	1	1	1	1
1	1	0	1	**0**	1	1	1	1	1	1
1	1	1	**0**	1	1	1	1	1	1	1



Ejercicio 9: Decodificadores (3x8 y 4x16)

Implementar un decodificador de 3 x 8 y otro de 4 x 16 a partir de decodificadores 2 x 4 activos por bajo, con entrada de habilitación (**E**) activa por bajo y compuertas lógicas.



Suma binaria: diferencia entre carry y overflow

Suma y resta binaria (ejemplo del práctico 1)

a) Suma

```
   1
  10101011
+ 00100100
----------
  11001111
```

b) Resta

El complemento a dos de $(00100100)_2$ es $(11011100)_2$

```
   1 1 1 1
  10101011
+ 11011100
----------
 1|10000111
```

Suma y resta binaria

¿Los resultados obtenidos son los esperados?

Si Consideramos que los números son **no signados**:

$10101011_2 \Rightarrow 171_{10}$

$00100100_2 \Rightarrow 36_{10}$

a)

El resultado esperado es $(171)_{10} + (36)_{10} = (207)_{10}$

El resultado obtenido es $(11001111)_2 = (207)_{10}$

b)

El resultado esperado es $(171)_{10} - (36)_{10} = (135)_{10}$

El resultado obtenido es $(10000111)_2 = (135)_{10}$

Suma y resta binaria

¿Los resultados obtenidos son los esperados?

Si Consideramos que los números son **signados**:

$10101011_2 \Rightarrow -85_{10}$

$00100100_2 \Rightarrow 36_{10}$

a)

El resultado esperado es $(-85)_{10} + (36)_{10} = (-49)_{10}$

El resultado obtenido es $(11001111)_2 = (-49)_{10}$


b)

El resultado esperado es $(-85)_{10} - (36)_{10} = (-121)_{10}$

El resultado obtenido es $(10000111)_2 = (-121)_{10}$

Carry

Si ahora los registros de 8 bits contienen los siguientes valores: A = $(A3)_{16}$ y B = $(83)_{16}$



¿El resultado que se guarda en C es el esperado?

El resultado esperado es $(160)_{10} + (131)_{10} = (291)_{10}$
El resultado obtenido es $(00100011)_{2} = (35)_{10}$

Se denomina **Carry** (carry-out) de una operación al carry de la suma o resta de los bits más significativos. Este valor **no** se almacena en el registro resultado porque se necesitaria mas bits de los disponibles.

Overflow

Considere que ahora A y B ahora son números signados y que A = $(63)_{16}$ y B = $(43)_{16}$

```
A =>        01100011      99
B =>      + 01000011      67
          ----------    -----
          0|10100110     166
```

¿El resultado que se guarda en C es el esperado?

El resultado esperado es $(99)_{10} + (67)_{10} = (166)_{10}$
El resultado obtenido es $(10100110)_{2} = (-91)_{10}$

Existe overflow cuando se realizan operaciones **signadas** y el signo del resultado es incorrecto.

Carry no siempre es Overflow

Supongamos el siguiente ejemplo de números signados de 8 bits:

```
  1 1 1 1 1
  11111110        -2
+ 11111111    + -1
----------    -----
1|11111101       -3
```

¿El resultado que se guarda en C es el esperado?

El resultado esperado es $(-2)_{10} + (-1)_{10} = (-3)_{10}$
El resultado obtenido, sin considerar el carry, es $(11111101)_2 = (-3)_{10}$

Es decir, el resultado obtenido es correcto, pero se obtuvo carry en la operación.

Carry vs overflow

Nos interesa el carry cuando operamos con números no signados. Existe carry cuando el resultado no puede representarse con la cantidad de bits disponibles.

En cambio, nos interesa el overflow cuando se realizan operaciones signadas y el signo del resultado es incorrecto:

Operation	Operand A	Operand B	Result indicating overflow
$A + B$	≥ 0	≥ 0	< 0
$A + B$	< 0	< 0	≥ 0
$A - B$	≥ 0	< 0	< 0
$A - B$	< 0	≥ 0	≥ 0

FIGURE 3.2 Overflow conditions for addition and subtraction.


Ejercicio 10: Sumador

a - Diseñar un circuito SUMADOR COMPLETO (3 entradas: **X**, **Y, C_{IN}**; 2 salidas: **S**, **C_{OUT}**) mediante el uso de un Decodificador de salida activa por alto y compuertas OR.
b - Diseñar un sumador completo usando dos semisumadores y una compuerta.

Ejercicio 10: Sumador

a - Diseñar un circuito SUMADOR COMPLETO (full adder) de 3 entradas: **X**, **Y**, **C_{IN}** y 2 salidas: **S**, **C_{OUT}** mediante el uso de un Decodificador de salida activa por alto y compuertas OR.

C_{in}	X	Y	C_{out}	S
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		




Ejercicio 10: Sumador

b - Diseñar un sumador completo usando dos semisumadores y una compuerta.

Semisumador (half adder)

x	y	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0





$S = x \oplus y$

$C = xy$


Ejercicio 10: Sumador

b - Diseñar un sumador completo (full adder) usando dos semisumadores y una compuerta.





Sumador de 4 bits




Ejercicio 11: Multiplexores


Un MULTIPLEXOR (MUX) es un circuito combinacional que que selecciona información binaria de muchas entradas y la dirige a una única salida (**Y**), conforme al estado de las señales de selección. Si un MUX posee '2^N' entradas de información (**I**) requiere 'N' señales de selección (**S**).

a. Expresar la tabla de verdad de un MUX de 2 entradas y una salida, y su implementación mediante el uso de compuertas lógicas (AND, OR, NOT, NOR, NAND, etc.)
b. Mostrar cómo se puede usar un MUX para obtener una compuerta NOT.
c. ¿Cómo obtener un MUX de 4 entradas (y una salida) en base a multiplexores de 2 entradas?
d. ¿Cómo obtener un multiplexor de 'N' entradas con multiplexores de 2 entradas?

Ejercicio 11: Multiplexores

Un MULTIPLEXOR (MUX) es un circuito combinacional que que selecciona información binaria de muchas entradas y la dirige a una única salida (**Y**), conforme al estado de las señales de selección. Si un MUX posee '2^N' entradas de información (**I**) requiere 'N' señales de selección (**S**).





Ejercicio 11: Multiplexores


Un MULTIPLEXOR (MUX) es un circuito combinacional que que selecciona información binaria de muchas entradas y la dirige a una única salida (**Y**), conforme al estado de las señales de selección. Si un MUX posee '2^N' entradas de información (**I**) requiere 'N' señales de selección (**S**).

a - Expresar la tabla de verdad de un MUX de 2 entradas y una salida, y su implementación mediante el uso de compuertas lógicas (AND, OR, NOT, NOR, NAND, etc.)

S	I_1	I_0	Y

$$Y = I_0\, S' + I_1\, S$$


S	Y
0	I_0
1	I_1



Ejercicio 11: Multiplexores

Un MULTIPLEXOR (MUX) es un circuito combinacional que que selecciona información binaria de muchas entradas y la dirige a una única salida (**Y**), conforme al estado de las señales de selección. Si un MUX posee '2^N' entradas de información (**I**) requiere 'N' señales de selección (**S**).

b - Mostrar cómo se puede usar un MUX para obtener una compuerta NOT.




Ejercicio 11: Multiplexores

Un MULTIPLEXOR (MUX) es un circuito combinacional que que selecciona información binaria de muchas entradas y la dirige a una única salida (**Y**), conforme al estado de las señales de selección. Si un MUX posee '2^N' entradas de información (**D**) requiere 'N' señales de selección (**S**).

c - ¿Cómo obtener un MUX de 4 entradas (y una salida) en base a multiplexores de 2 entradas?

s_1	s_0	Y
0	0	I_0
0	1	I_1
1	0	I_2
1	1	I_3




Ejercicio 11: Multiplexores

Un MULTIPLEXOR (MUX) es un circuito combinacional que que selecciona información binaria de muchas entradas y la dirige a una única salida (**Y**), conforme al estado de las señales de selección. Si un MUX posee '2^N' entradas de información (**IN**) requiere 'N' señales de selección (**S**).

d - ¿Cómo obtener un multiplexor de 'N' entradas con multiplexores de 2 entradas?


1 - Se debe poner una primer columna de multiplexores (MUXes de la izquierda) hasta obtener la cantidad de entradas requeridas.
2 - Luego una segunda columna de multiplexores compuesta por la mitad de multiplexores que la columna anterior.
3 - Repetir esta secuencia, hasta obtener una última columna de MUX (columna de derecha) compuesta de un solo multiplexor.
Todas las líneas de selección (Sel) de los MUX de una misma columna deben conectarse juntas, tomando el menos significativo para la primer columna de la derecha, e incrementándose hacia la derecha




Ejercicio 6

Analizar los circuitos de lógica combinacional de la figura. Para cada uno:

a. Escribir la función booleana correspondiente.
b. Encontrar la tabla de verdad para la función obtenida.
c. Obtener la función minimizada como suma de productos a partir del mapa de Karnaugh.
d. Dibujar el circuito de lógica combinacional resultante del punto (c).




Ejercicio 6



Ejercicio 6

Analizar los circuitos de lógica combinacional de la figura. Para cada uno:

a. Escribir la función booleana correspondiente.



$$F_2 = AB + AC + BC$$
$$T_1 = A + B + C$$
$$T_2 = ABC$$
$$T_3 = F'_2 T_1$$
$$F_1 = T_3 + T_2$$

$$F_1 = T_3 + T_2 = F'_2 T_1 + ABC = (AB + AC + BC)'(A + B + C) + ABC$$
$$= (A' + B')(A' + C')(B' + C')(A + B + C) + ABC$$
$$= (A' + B'C')(AB' + AC' + BC' + B'C) + ABC$$
$$= A'BC' + A'B'C + AB'C' + ABC$$